mytint.cn-92国产精品午夜福利,亚洲精品欧美二区三区中文字幕,三年片大全在线观看,人妻无码一区二区三区四区

您好,歡迎進入深圳市楚英豪科技有限公司網站!
產品列表

—— PROUCTS LIST

技術文章Article 當前位置:首頁 > 技術文章 > 6個方向闡述硬件EMC設計規范要領

6個方向闡述硬件EMC設計規范要領

點擊次數:929 更新時間:2022-08-29

電磁干擾的三要素是干擾源、干擾傳輸途徑、干擾接收器。EMC就圍繞這些問題進行研究。最基本的干擾抑制技術是屏蔽、濾波、接地。它們主要用來切斷干擾的傳輸途徑。廣義的電磁兼容控制技術包括抑制干擾源的發射和提高干擾接收器的敏感度,但已延伸到其他學科領域。



本規范重點在單板的EMC設計上,附帶一些必須的EMC知識及法則。在印制電路板設計階段對電磁兼容考慮將減少電路在樣機中發生電磁干擾。問題的種類包括公共阻抗耦合、串擾、高頻載流導線產生的輻射和通過由互連布線和印制線形成的回路拾取噪聲等。


在高速邏輯電路里,這類問題特別脆弱,原因很多:

1、電源與地線的阻抗隨頻率增加而增加,公共阻抗耦合的發生比較頻繁;

2、信號頻率較高,通過寄生電容耦合到步線較有效,串擾發生更容易;

3、信號回路尺寸與時鐘頻率及其諧波的波長相比擬,輻射更加顯著。

4、引起信號線路反射的阻抗不匹配問題。



版權所有 © 2024 深圳市楚英豪科技有限公司  ICP備案號:粵ICP備15105465號